• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本技術係關於一種可更有效地進行配線層中之導體層之層數之削減的固體攝像元件及電子機器。攝像元件係積層半導體基板與配線層而構成，該半導體基板配置有複數個像素，該配線層係將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成。而於配線層中，由2層之導體層形成輸出藉由像素而獲得之像素信號之配線、以及供給像素之驅動所需之電力之配線、供給用以驅動像素之驅動信號之配線。本技術例如可應用於背面照射型CMOS影像感測器。
    公开号:TW201316503A
    申请号:TW101133872
    申请日:2012-09-14
    公开日:2013-04-16
    发明作者:Toshifumi Wakano
    申请人:Sony Corp；
    IPC主号:H01L27-00
    专利说明:
    固體攝像元件及電子機器
    本發明係關於一種固體攝像元件及電子機器，尤其是關於一種可更有效地進行配線層中之導體層之層數之削減的固體攝像元件及電子機器。
    先前，CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)影像感測器或CCD(Charge Coupled Device，電荷耦合器件)等固體攝像元件係被廣泛應用於數位靜態相機(digital still camera)或數位視訊攝影機(digital video camera)等。
    例如，入射至CMOS影像感測器之入射光係於具有像素之PD(Photodiode：光電二極體)中進行光電轉換。繼而，PD中所產生之電荷係經由傳輸電晶體被傳輸至FD(Floating Diffusion：浮動傳播)，並轉換成與受光量相應之位準之像素信號而讀出。
    又，近年來，伴隨著固體攝像元件之小型化而不斷推進像素尺寸之微細化，從而開發出在微細像素中亦能獲得充分之特性之技術。例如，本申請案之申請人提出有在背面照射型CMOS影像感測器中可抑制飽和信號量之不均之技術(參照專利文獻1)。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本專利特開2011-114324號公報
    然而，在先前之固體攝像元件中，配設有與像素連接之配線之配線層係由複數層之導體層(一般而言，為3層以上之金屬層)構成。通常，假定藉由削減導體層之層數，而可獲得實現成本降低之效果。然而，在對於入射至固體攝像元件之光之光學性觀點、或與形成驅動固體攝像元件之邏輯電路之周邊電路之平衡性觀點等各種條件下進行配線之佈局，因而即便削減導體層之層數，亦未必可獲得有效之效果。
    本發明係鑒於此種狀況而完成者，可更有效地進行配線層中之導體層之層數之削減。
    本發明之一態樣之固體攝像元件包括：半導體基板，其配置有複數個像素；及配線層，其係相對於上述半導體基板而積層，且將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成；且上述配線層中，與上述像素連接之配線係由2層之上述導體層形成。
    本發明之一態樣之電子機器包含固體攝像元件，該固體攝像元件包括：半導體基板，其配置有包含光電轉換元件之複數個像素；及配線層，其係相對於上述半導體基板而積層，且將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成；且上述配線層中，與上述像素連接之配線係由2層之上述導體層形成。
    於本發明之一態樣中，積層半導體基板與配線層而構成，該半導體基板配置有複數個像素，該配線層係將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成。而且，於配線層中，與像素連接之配線係由2層之上述導體層形成。
    根據本發明之一態樣，可更有效地進行配線層中之導體層之層數之削減。
    以下，一面參照圖式一面對應用本技術之具體實施形態進行詳細說明。
    圖1係表示應用本發明之攝像元件之一實施形態之構成例的方塊圖。
    如圖1所示，攝像元件11為CMOS型固體攝像元件，且包括像素陣列部12、垂直驅動部13、行處理部14、水平驅動部15、輸出部16、及驅動控制部17而構成。
    像素陣列部12包含配置成陣列狀之複數個像素21，經由與像素21之列數相應之複數根水平配線22而連接於垂直驅動部13，且經由與像素21之行數相應之複數根垂直配線23而連接於行處理部14。即，像素陣列部12所包含之複數個像素21係分別配置於水平配線22及垂直配線23交叉之點上。
    垂直驅動部13係針對像素陣列部12所包含之複數個像素21之每一列，經由水平配線22依序供給用以驅動各個像素21之驅動信號(傳輸信號、或選擇信號、重置信號等)。
    行處理部14藉由對自各個像素21經由垂直配線23輸出之像素信號實施CDS(Correlated Double Sampling：相關二重取樣)處理，而抽出像素信號之信號位準，且取得與像素21之受光量相應之像素資料。
    水平驅動部15係針對像素陣列部12所包含之複數個像素21之每一行，將用以使自各個像素21取得之像素資料自行處理部14依序輸出之驅動信號依序供給至行處理部14。
    以按照水平驅動部15之驅動信號之時序自行處理部14對輸出部16供給像素資料，輸出部16例如將該像素資料放大，並輸出至後段之圖像處理電路。
    驅動控制部17控制攝像元件11內部之各區塊之驅動。例如，驅動控制部17生成按照各區塊之驅動週期之時脈信號，並供給至各個區塊。
    圖2係像素21之電路圖。於圖2A中表示具備3個電晶體之像素21A之構成例(所謂之三電晶體型)，於圖2B中表示具備4個電晶體之像素21B之構成例(所謂之四電晶體型)。
    如圖2A所示，像素21A係包含PD31、傳輸電晶體32、FD33、放大電晶體34、及重置電晶體35而構成。又，於傳輸電晶體32之閘極上連接有構成水平配線22之傳輸信號線22T，於重置電晶體35之閘極上連接有構成水平配線22之重置信號線22R。又，於放大電晶體34之源極上連接有構成垂直配線23之輸出信號線23SIG，對重置電晶體35及放大電晶體34之汲極供給特定之電源電壓。
    而且，像素21A中，藉由PD31中之光電轉換而產生之電荷係若按照經由傳輸信號線22T而供給之傳輸信號使傳輸電晶體32接通，則自PD31傳輸至FD33。而且，儲存於FD33之電荷係藉由放大電晶體34，作為與其位準相應之像素信號經由輸出信號線23SIG而輸出。又，若按照經由重置信號線22R而供給之重置信號使重置電晶體35接通，則對儲存於FD33之電荷進行重置。再者，像素21A中，選擇及非選擇之區別係根據FD33之電位而定。
    又，如圖2B所示，像素21B係包含PD31、傳輸電晶體32、FD33、放大電晶體34、重置電晶體35、及選擇電晶體36而構成。
    像素21B中，於放大電晶體34經由選擇電晶體36而與輸出信號線23SIG連接之方面，構成與像素21A不同，像素21B之選擇及非選擇係藉由選擇電晶體36而進行。即，若按照經由連接於選擇電晶體36之閘極之選擇信號線22S而供給之選擇信號使選擇電晶體36接通，則使放大電晶體34與輸出信號線23SIG連接。
    於如此而構成之像素21A及像素21B之任一者之構成中，均對放大電極體34及重置電晶體35之汲極供給特定之電源電壓。作為該電源電壓，在配置於像素陣列部12之複數個像素21中，既可共用亦可為非共用，又，亦可為供給固定(一定)之電壓之構成、或藉由脈衝驅動供給電壓之構成之任一者。
    然而，近年來，像素21之微細化伴隨著攝像元件11之小型化而不斷進展，從而為了提高PD31之開口率，而提出有由複數個PD31共用電晶體(驅動元件)之構造。此種像素共用構造中，例如，以由2個PD31共用電晶體之共用單位(2像素共用單位)，以陣列狀配置於像素陣列部12。又，例如，可採用以4個PD31共用電晶體之共用單位(4像素共用單位)、以8個PD31共用電晶體之共用單位(8像素共用單位)、或以該等以外之個數之PD31共用電晶體之共用單位。
    參照圖3對像素共用構造進行說明。
    於圖3中表示2像素共用單位41、4像素共用單位42、及8像素共用單位43之構成例以各自之虛線所包圍之區域。
    例如，2像素共用單位41係包含2個PD即PD311及PD312、2個傳輸電晶體即傳輸電晶體321及322、FD33、放大電晶體34、重置電晶體35、以及選擇電晶體36而構成。即，成為由2個PD即PD311及PD312共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。再者，如參照圖2A所說明般，亦可採用不包含選擇電晶體36之構成(3電晶體型)。
    2像素共用單位41中，PD311經由傳輸電晶體321而與FD33連接，並且PD312經由傳輸電晶體322而與FD33連接。繼而，傳輸電晶體321及322按照經由傳輸信號線22T1及22T2供給之傳輸信號，以彼此不同之時序接通，從而以自PD311及PD312對FD33傳輸電荷之方式進行驅動。
    4像素共用單位42係與2像素共用單位41同樣地，成為由4個PD即PD311至314共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。而且，4像素共用單位42中，傳輸電晶體321至324按照經由傳輸信號線22T1至22T4供給之傳輸信號，以互不相同之時序接通，從而以自PD311至PD314對FD33傳輸電荷之方式進行驅動。
    8像素共用單位43係與2像素共用單位41同樣地，成為由8個PD即PD311至318共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。而且，8像素共用單位43中，傳輸電晶體321至328按照經由傳輸信號線22T1至22T8供給之傳輸信號，以互不相同之時序接通，從而以自PD311至PD318對FD33傳輸電荷之方式進行驅動。
    其次，圖4係表示攝像元件11之像素21附近之剖面構成例之圖。
    如圖4所示，攝像元件11係藉由接著層53接著感測晶片51與信號處理晶片52而構成。
    感測晶片51係積層半導體基板54及配線層55而構成，感測晶片51上形成有圖1之像素陣列部12。再者，固體攝像元件21係對朝向與相對於感測晶片51之半導體基板54設置配線層55之半導體基板54之正面為相反側的背面(朝向圖4之上側之面)照射入射光之所謂背面照射型CMOS影像感測器。
    於信號處理晶片52中形成有用以驅動像素陣列部12之各像素21之邏輯電路，即圖1之垂直驅動部13、行處理部14、水平驅動部15、輸出部16、及驅動控制部17。
    半導體基板54中，例如，在P型之矽層(P井)56之內部，針對每個像素21而形成有由N型之雜質區域形成之PD31及FD33。又，於半導體基板54之正面側，在PD31及FD33之間之位置上形成有傳輸電晶體32之閘極電極(圖5之傳輸閘極電極61)。半導體基板54係接收照射至攝像元件11之入射光之受光層，將藉由PD31接收入射光且進行光電轉換所產生之電荷經由傳輸電晶體32傳輸至FD33。
    配線層55係將由形成圖1之水平配線22及垂直配線23之導體構成之複數個層(金屬層)嵌入至層間絕緣膜57而構成。例如，配線層55於圖2之構成例中係設為包含第1金屬層581及第2金屬層582之2層構造。例如，於成為靠近半導體基板54之側之第1金屬層581形成垂直配線23，於成為遠離半導體基板54之側之第2金屬層582形成水平配線22。
    此處，攝像元件11係藉由採用背面照射型之構造，而不考慮入射至PD31之入射光即可設計形成於配線層55之水平配線22及垂直配線23之佈局。亦即，例如，因正面照射型CMOS影像感測器係穿透配線層之入射光照射至PD之構成，故存在形成於配線層之配線之佈局對PD之受光量造成不良影響之缺點。相對於此，於攝像元件11中，可不受此種不良影響而設計水平配線22及垂直配線23之佈局，故使佈局之自由度提高。
    進而，攝像元件11係藉由採用積層感測晶片51及信號處理晶片52之積層構造，而不考慮信號處理晶片52中之金屬層之層數即可設計形成於配線層55之金屬層58之層數。亦即，例如，於在感測晶片51之周邊配置邏輯電路之構成中，必需對形成於感測晶片51之配線層55之金屬層58、與形成於邏輯電路之金屬層進行綜合性考慮。因此，例如於削減了金屬層之層數之情形時，存在邏輯電路之面積擴大，結果致使成本上升之缺點。
    相對於此，於攝像元件11中，不考慮信號處理晶片52中之金屬層之層數即可決定形成於配線層55之金屬層58之層數，故可提高對形成於配線層55之金屬層58設計之自由度。
    如此，於攝像元件11中，由於提高了關於配線層55中之設計之自由度，故即便在配線層55中採用包含第1金屬層581及第2金屬層582之2層構造，亦可避免產生如上所述之缺點。亦即，即便在配線之設計規則所容許之範圍內使配線密度提高，金屬層58亦不會對PD31之受光量造成不良影響。又，即便削減金屬層58之層數，信號處理晶片52之面積亦不會擴大。
    因此，於攝像元件11中，藉由削減金屬層58之層數，而可削減製造工時，且可實現製造成本之降低，故可較先前之攝像元件更有效地進行金屬層58之層數之削減。
    其次，參照圖5，對攝像元件11中之水平配線22及垂直配線23之佈局之第1構成例進行說明。
    攝像元件11A係將8像素共用單位44配置成陣列狀而構成，8像素共用單位44係設為8個PD即PD311至PD318共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。又，如圖5所示，8像素共用單位44係包含構成傳輸電晶體321至328之傳輸閘極電極611至618、構成放大電晶體34之放大閘極電極62、構成選擇電晶體36之選擇閘極電極63、及構成重置電晶體35之重置閘極電極64而構成。
    又，8像素共用單位44係以如下方式構成：以縱×橫為2×2之方式配置之4個PD即PD311至PD314共用FD331，且以縱×橫為2×2之方式配置之4個PD即PD315至PD318共用FD332。即，8像素共用單位44係將共用FD33之以2×2之形式配置之4個PD31作為1組，且將該1組於縱向上連續配置有2個(2×2×n(n：2))而構成。
    於攝像元件11A中，並行配設有用以供給驅動8像素共用單位44所需之電力之電源供給線23VDD、及用以輸出藉由8像素共用單位44而獲得之像素信號之輸出信號線23SIG。此處，電源供給線23VDD及輸出信號線23SIG係如圖1所示般，為以沿攝像元件11之垂直方向(朝向行處理部14之方向)延伸之方式而配置之垂直配線23。
    又，於攝像元件11A中，並行配設有對傳輸閘極電極611至618供給驅動信號之傳輸信號線22T1至22T8、對選擇閘極電極63供給驅動信號之選擇信號線22S、及對重置閘極電極64供給驅動信號之重置信號線22R。再者，於圖5中雖然省略了傳輸信號線22T1至22T4之圖示，但與傳輸信號線22T5至22T8同樣地，以通過重疊於傳輸閘極電極611至614之區域之方式，配設傳輸信號線22T1至22T4。此處，傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R係如圖1所示般，為以沿攝像元件11之水平方向延伸之方式而配置之水平配線22。
    例如，電源供給線23VDD及輸出信號線23SIG係形成於圖4之第1金屬層581，傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R係形成於第2金屬層582。即，於攝像元件11A中，配線層55中與像素21連接之配線係由配設有垂直配線23之第1金屬層581、與配設有水平配線22之第2金屬層582之2層形成。
    再者，雖然電源供給線23VDD在圖5中係藉由一根配線來表示，但根據配線佈局，亦可以複數根配線構成電源供給線23VDD。又，電源供給線23VDD較佳為在配線之設計規則所容許之範圍內，以使配線寬變粗之方式進行佈局。藉此，可降低伴隨消耗電力之增大而引起之電流與電阻之積之電壓下降(所謂之IR位降)。
    如此，攝像元件11A中，藉由將電源供給線23VDD及輸出信號線23SIG、與傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R配設於不同之金屬層58，而可使配線層55為2層構造。又，藉由使傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R相對於感測晶片51形成於成為較第1金屬層581更遠側之第2金屬層582，而可抑制由配線與感測晶片51之間之電容所導致之特性下降。
    又，於採用背面照射型CMOS影像感測器作為攝像元件11A時，本申請案之申請人藉由採用已申請過之專利文獻1所揭示之配線之佈局，而可確保電容均一性。藉此，可抑制飽和信號量之不均，從而可獲得更良好之特性。
    其次，參照圖6，對水平配線22及垂直配線23之佈局之第1構成例之變形例進行說明。
    如圖6所示，攝像元件11A'係與圖5之攝像元件11A同樣地，包含8個PD即PD311至PD318共用放大電晶體34、重置電晶體35、及選擇電晶體36之8像素共用單位44而構成。又，攝像元件11A'係與攝像元件11A同樣地，配設有電源供給線23VDD及輸出信號線23SIG。
    而且，攝像元件11A'於以沿水平方向延伸之方式，與傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R並行地配設有電源供給線22VDD1及22VDD2之方面，設為與攝像元件11A不同之構成。又，攝像元件11A'中，電源供給線23VDD、與電源供給線22VDD1及22VDD2係在各自重疊之部位藉由接觸部(未圖示)而連接。
    即，攝像元件11A'中，藉由利用電源供給線23VDD、與電源供給線22VDD1及22VDD2供給驅動8像素共用單位44所需之所有電力，而可強化電源供給。亦即，於攝像元件11A'中，將電源供給線23VDD設為主電流路徑，並且將電源供給線22VDD1及22VDD2設為輔助電流路徑，藉此可降低IR位降之影響。
    又，攝像元件11A'例如能以如下2層構造構成：將電源供給線23VDD及輸出信號線23SIG形成於第1金屬層581，將傳輸信號線22T1至22T8、選擇信號線22S、重置信號線22R、以及電源供給線22VDD1及22VDD2形成於第2金屬層582。
    再者，攝像元件11A'中亦與攝像元件11A同樣地，本申請案之申請人藉由採用已申請過之專利文獻1所揭示之配線之佈局，而可獲得更良好之特性。
    其次，參照圖7，對攝像元件11中之水平配線22及垂直配線23之佈局之第2構成例進行說明。
    攝像元件11B係將4像素共用單位45配置成陣列狀而構成，4像素共用單位45係設為由4個PD即PD311至PD314共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。即，圖5之攝像元件11A係由8個PD即PD311至PD318共用電晶體之構成，相對於此，攝像元件11B係設為由4個PD即PD311至PD314共用電晶體之構成。
    又，4像素共用單位45中，4個PD即PD311至PD314係以縱×橫為2×2之方式配置(2×2×n(n：1))。而且，4像素共用單位45係以於橫向上並列之2個PD即PD311及PD312共用FD331，且於橫向上並列之2個PD即PD313及PD314共用FD332之方式構成。
    又，4像素共用單位45係包含構成傳輸電晶體321至324之傳輸閘極電極611'至614'、構成放大電晶體34之放大閘極電極62、構成選擇電晶體36之選擇閘極電極63、及構成重置電晶體35之重置閘極電極64而構成。
    再者，4像素共用單位45中，與圖5之8像素共用單位44不同，與放大電晶體34及選擇電晶體36並列地配置有重置電晶體35。即，於8像素共用單位44中，於PD311至PD318之下方配置有重置電晶體35，相對於此，於4像素共用單位45中，在PD311及PD312與PD313及PD314之間配置有重置電晶體35。據此，於攝像元件11B中，鄰接於選擇信號線22S而配設重置信號線22R。
    此處，攝像元件11B中，以由在縱向上鄰接之4像素共用單位45彼此共用傳輸閘極電極611'至614'之方式構成。即，傳輸閘極電極611'係由4像素共用單位45之傳輸電晶體321、與配置於4像素共用單位45之上方之4像素共用單位45-1之傳輸電晶體323所共用。又，傳輸閘極電極612'係由4像素共用單位45之傳輸電晶體322、與配置於4像素共用單位45之上方之4像素共用單位45-1之傳輸電晶體324所共用。同樣地，傳輸閘極電極613'及614'係由4像素共用單位45之傳輸電晶體323及324、與配置於4像素共用單位45之下方之4像素共用單位45+1之傳輸電晶體321及322所共用。
    又，於攝像元件11B中，用以供給驅動4像素共用單位45所需之電力之電源供給線23VDD、及用以輸出藉由4像素共用單位45而獲得之像素信號之輸出信號線23SIG係以於垂直方向上延伸之方式並行配設。又，對傳輸閘極電極611至614供給驅動信號之傳輸信號線22T1至22T4、對選擇閘極電極63供給驅動信號之選擇信號線22S、對重置閘極電極64供給驅動信號之重置信號線22R係並行地以於水平方向上延伸之方式配設。
    而且，攝像元件11B中亦與圖5之攝像元件11A同樣地，可將電源供給線23VDD及輸出信號線23SIG形成於第1金屬層581，將傳輸信號線22T1至22T4、選擇信號線22S、及重置信號線22R形成於第2金屬層582。再者，傳輸信號線22T1及22T2係與鄰接於4像素共用單位45之上方之4像素共用單位45-1共用，傳輸信號線22T3及22T4係與鄰接於4像素共用單位45之下方之4像素共用單位45+1共用。
    如此，在攝像元件11B中，亦可於配線層55中採用第1金屬層581與第2金屬層582之2層構造，從而可更有效地削減金屬層58之層數。
    其次，參照圖8，對水平配線22及垂直配線23之佈局之第2構成例之變形例進行說明。
    如圖8所示，攝像元件11B'係與圖7之攝像元件11B同樣地，設為4個PD即PD311至PD314共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造，且該等之配置亦與攝像元件11B相同。
    而且，攝像元件11B'中，與圖6之攝像元件11A'同樣地配設電源供給線22VDD作為輔助電流路徑。即，於攝像元件11B'中，亦可將電源供給線23VDD設為主電流路徑，並且將電源供給線22VDD設為輔助電流路徑，從而可降低IR位降之影響。
    其次，參照圖9，對攝像元件11中之水平配線22及垂直配線23之佈局之第3構成例進行說明。
    如圖9所示，於攝像元件11C中，採用包含於縱向上並列之4個PD31共用電晶體之4像素共用單位46之構成、或包含於縱向上並列之2個PD31共用電晶體之2像素共用單位47之構成。
    4像素共用單位46係設為以縱×橫為1×4之方式配置之4個PD即PD311至PD314共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。
    另一方面，2像素共用單位47係設為以縱×橫為1×2之方式配置之2個PD即PD311及PD312共用放大電晶體34、重置電晶體35、及選擇電晶體36之構造。
    再者，圖9中，放大電晶體34、選擇電晶體36、及重置電晶體35之配置係表示採用4像素共用單位46之情形之佈局。又，圖9中，雖然省略了輸出信號線23SIG之圖示，但輸出信號線23SIG係例如與圖5同樣地，與電源供給線23VDD並行地形成於與電源供給線23VDD相同之金屬層58之任意位置。又，亦省略了傳輸信號線22T3及22T4之圖示。
    於採用如此而構成之4像素共用單位46或2像素共用單位47之攝像元件11C中，亦可採用使電源供給線23VDD及輸出信號線23SIG、與傳輸信號線22T1至22T4、選擇信號線22S、及重置信號線22R各自形成於不同之金屬層58之2層構造。藉此，可更有效地削減金屬層58之層數。
    其次，參照圖10，對水平配線22及垂直配線23之佈局之第3構成例之變形例進行說明。
    如圖10所示，攝像元件11C'係與圖9之攝像元件11C同樣地，設為採用4像素共用單位46或2像素共用單位47之構造。
    而且，攝像元件11C'係與圖6之攝像元件11A'同樣地，配設有電源供給線22VDD1及22VDD2。即，於攝像元件11C'中，亦可將電源供給線23VDD設為主電流路徑，並且將電源供給線22VDD1及22VDD2設為輔助電流路徑。藉此，可降低IR位降之影響。
    再者，上述構成例中，雖然對8像素共用、4像素共用、及2像素共用進行了說明，但亦可採用該等個數以外之共用構造，又，可採用將具有1個PD31之構成之像素21以陣列狀配置於像素陣列部12之構成。又，電源供給線23VDD、輸出信號部23SIG、傳輸信號線22T、選擇信號線22S、及重置信號線22R之根數及佈局並不限定於上述構成例，可於按照配線之設計規則之範圍內任意地設計。
    又，作為形成於配線層55之金屬層58，只要具備作為配線之功能之金屬層58為2層構造即可，例如，亦可為形成有不具備作為配線之功能、且設為與外部不連接之金屬層(所謂之虛設配線)之3層以上之構成。例如，有時為了調整配線間電容、或遮蔽無需之光而配設虛設配線。
    進而，上述構成例中，雖然設為將電源供給線23VDD及輸出信號線23SIG形成於第1金屬層581，將傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R形成於第2金屬層582，但只要配線層55為2層構造，則並不限定於該構成。亦即，亦可採用將電源供給線23VDD及輸出信號線23SIG形成於第2金屬層582，且將傳輸信號線22T1至22T8、選擇信號線22S、及重置信號線22R形成於第1金屬層581之構成。
    再者，於像素尺寸足夠大，可不考慮配線所導致之光學性不良影響之情形時，可將本技術中之固體攝像元件之構成採用為正面照射型之CMOS型固體攝像元件。
    又，如上所述之攝像元件11可應用於例如數位靜態相機或數位視訊攝影機等攝像系統、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。
    圖11係表示搭載於電子機器之攝像裝置之構成例之方塊圖。
    如圖11所示，攝像裝置101包括光學系統102、攝像元件103、及DSP(Digital Signal Processor，數位信號處理器)104，且經由匯流排107連接DSP104、顯示裝置105、操作系統106、記憶體108、記錄裝置109、及電源系統110而構成，可對靜態圖像及動態圖像進行攝像。
    光學系統102係包含1片或複數片透鏡而構成，將來自被攝體之像光(入射光)導入至攝像元件103，並使其於攝像元件103之受光面(感測部)成像。
    作為攝像元件103，應用上述任一構成例之攝像元件11。於攝像元件103中，根據經由光學系統102而成像於受光面之像，在一定期間內儲存電子。而且，與儲存於攝像元件103之電子相對應之信號係供給至DSP104。
    DSP104對來自攝像元件103之信號實施各種信號處理而取得圖像，並將該圖像之資料暫時記憶於記憶體108。記憶於記憶體108之圖像之資料係記錄於記錄裝置109，或供給至顯示裝置105而顯示圖像。又，操作系統106受理使用者之各種操作並對攝像裝置101之各區塊供給操作信號，電源系統110供給驅動攝像裝置101之各區塊所需之電力。
    如此而構成之攝像裝置101中，藉由應用如上所述之攝像元件11作為攝像元件103，而可更有效地進行金屬層58之層數之削減，從而可實現成本降低。
    再者，本技術亦可取如下構成。
    (1)
    一種固體攝像元件，其包括：半導體基板，其配置有複數個像素；及配線層，其係相對於上述半導體基板而積層，且將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成；且上述配線層中，與上述像素連接之配線係由2層之上述導體層形成。
    (2)
    如上述(1)之固體攝像元件，其中於2層之上述導體層中之靠近上述半導體基板之側之上述導體層上，配設供給驅動上述像素所需之電力之配線，且於遠離上述半導體基板之側之上述導體層上，配設供給用以驅動上述像素之驅動信號之配線。
    (3)
    如上述(1)或(2)之固體攝像元件，其中於配設有供給用以驅動上述像素之驅動信號之配線之上述導體層上，進而配設有輔助性地供給驅動上述像素所需之電力之配線。
    (4)
    如上述(1)至(3)中任一項之固體攝像元件，其更包括形成用以驅動上述像素之邏輯電路之信號處理基板；且上述固體攝像元件係積層包含上述半導體基板及上述配線層之感測器基板、與上述信號處理基板而構成。
    (5)
    如上述(1)至(3)中任一項之固體攝像元件，其中以特定數量之光電轉換元件共用按照上述驅動信號進行驅動之驅動元件之共用單位，將上述像素配置於上述半導體基板。
    (6)
    如上述(5)之固體攝像元件，其中上述光電轉換元件之配置係將縱向上2個且橫向上2個之4個設為1組，以連續排列複數組而構成之上述共用單位配置於上述半導體基板。
    (7)
    如上述(5)之固體攝像元件，其中上述光電轉換元件之配置係以縱向上2個且橫向上2個之4個所構成之上述共用單位配置於上述半導體基板，且與相鄰之其他上述共用單位之間，共用傳輸由上述光電轉換元件產生之電荷之驅動元件之電極。
    (8)
    如上述(5)之固體攝像元件，其中上述光電轉換元件之配置係以縱向上1個且橫向上4個之4個、或上述光電轉換元件之配置係以縱向上1個且橫向上2個之2個所構成之上述共用單位配置於上述半導體基板。
    (9)
    如上述(1)至(8)中任一項之固體攝像元件，其中上述配線層中除了2層之上述導體層以外，亦形成有設為與外部不連接之導體層。
    (10)
    如上述(1)至(9)中任一項之固體攝像元件，其為如下構造：對朝向與相對於上述半導體基板而積層上述配線層之正面為相反側之背面照射入射至上述像素之光。
    再者，本實施形態並不限定於上述實施形態，可於不脫離本發明之主旨之範圍內進行各種變更。
    11‧‧‧攝像元件
    11A‧‧‧攝像元件
    12‧‧‧像素陣列部
    13‧‧‧垂直驅動部
    14‧‧‧行處理部
    15‧‧‧水平驅動部
    16‧‧‧輸出部
    17‧‧‧驅動控制部
    21‧‧‧像素
    22‧‧‧水平配線
    22R‧‧‧重置信號線
    22T5‧‧‧傳輸信號線
    22T6‧‧‧傳輸信號線
    22T7‧‧‧傳輸信號線
    22T8‧‧‧傳輸信號線
    22S‧‧‧選擇信號線
    23‧‧‧垂直配線
    23VDD‧‧‧電源供給線
    23SIG‧‧‧輸出信號線
    31‧‧‧PD
    311‧‧‧PD
    312‧‧‧PD
    313‧‧‧PD
    314‧‧‧PD
    315‧‧‧PD
    316‧‧‧PD
    317‧‧‧PD
    318‧‧‧PD
    32‧‧‧傳輸電晶體
    321‧‧‧傳輸電晶體
    322‧‧‧傳輸電晶體
    323‧‧‧傳輸電晶體
    324‧‧‧傳輸電晶體
    325‧‧‧傳輸電晶體
    326‧‧‧傳輸電晶體
    327‧‧‧傳輸電晶體
    328‧‧‧傳輸電晶體
    33‧‧‧FD
    331‧‧‧FD
    332‧‧‧FD
    34‧‧‧放大電晶體
    35‧‧‧重置電晶體
    36‧‧‧選擇電晶體
    41‧‧‧2像素共用單位
    42‧‧‧4像素共用單位
    43‧‧‧8像素共用單位
    44‧‧‧8像素共用單位
    45‧‧‧4像素共用單位
    46‧‧‧4像素共用單位
    47‧‧‧2像素共用單位
    51‧‧‧感測晶片
    52‧‧‧信號處理晶片
    53‧‧‧接著層
    54‧‧‧半導體基板
    55‧‧‧配線層
    56‧‧‧矽層
    57‧‧‧層間絕緣膜
    58‧‧‧金屬層
    61‧‧‧傳輸閘極電極
    611‧‧‧傳輸閘極電極
    612‧‧‧傳輸閘極電極
    613‧‧‧傳輸閘極電極
    614‧‧‧傳輸閘極電極
    615‧‧‧傳輸閘極電極
    616‧‧‧傳輸閘極電極
    617‧‧‧傳輸閘極電極
    618‧‧‧傳輸閘極電極
    62‧‧‧放大閘極電極
    63‧‧‧選擇閘極電極
    64‧‧‧重置閘極電極
    圖1係表示應用本發明之攝像元件之一實施形態之構成例的方塊圖。
    圖2(A)、2(B)係表示像素之構成例之電路圖。
    圖3係對像素共用構造進行說明之圖。
    圖4係表示攝像元件之像素附近之剖面構成例之圖。
    圖5係表示水平配線及垂直配線之佈局之第1構成例之圖。
    圖6係表示水平配線及垂直配線之佈局之第1構成例之變形例之圖。
    圖7係表示水平配線及垂直配線之佈局之第2構成例之圖。
    圖8係表示水平配線及垂直配線之佈局之第2構成例之變形例之圖。
    圖9係表示水平配線及垂直配線之佈局之第3構成例之圖。
    圖10係表示水平配線及垂直配線之佈局之第3構成例之變形例之圖。
    圖11係表示搭載於電子機器之攝像裝置之構成例之方塊圖。
    11A‧‧‧攝像元件
    22R‧‧‧重置信號線
    22T5‧‧‧傳輸信號線
    22T6‧‧‧傳輸信號線
    22T7‧‧‧傳輸信號線
    22T8‧‧‧傳輸信號線
    22S‧‧‧選擇信號線
    23VDD‧‧‧電源供給線
    23SIG‧‧‧輸出信號線
    311‧‧‧PD
    312‧‧‧PD
    313‧‧‧PD
    314‧‧‧PD
    315‧‧‧PD
    316‧‧‧PD
    317‧‧‧PD
    318‧‧‧PD
    321‧‧‧傳輸電晶體
    322‧‧‧傳輸電晶體
    323‧‧‧傳輸電晶體
    324‧‧‧傳輸電晶體
    325‧‧‧傳輸電晶體
    326‧‧‧傳輸電晶體
    327‧‧‧傳輸電晶體
    328‧‧‧傳輸電晶體
    331‧‧‧FD
    332‧‧‧FD
    34‧‧‧放大電晶體
    35‧‧‧重置電晶體
    36‧‧‧選擇電晶體
    44‧‧‧8像素共用單位
    611‧‧‧傳輸閘極電極
    612‧‧‧傳輸閘極電極
    613‧‧‧傳輸閘極電極
    614‧‧‧傳輸閘極電極
    615‧‧‧傳輸閘極電極
    616‧‧‧傳輸閘極電極
    617‧‧‧傳輸閘極電極
    618‧‧‧傳輸閘極電極
    62‧‧‧放大閘極電極
    63‧‧‧選擇閘極電極
    64‧‧‧重置閘極電極
    权利要求:
    Claims (11)
    [1] 一種固體攝像元件，其包括：半導體基板，其配置有複數個像素；及配線層，其係相對於上述半導體基板而積層，且將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成；且上述配線層中，與上述像素連接之配線係由2層之上述導體層形成。
    [2] 如請求項1之固體攝像元件，其中於2層之上述導體層中之靠近上述半導體基板之側之上述導體層上，配設供給驅動上述像素所需之電力之配線，於遠離上述半導體基板之側之上述導體層上，配設供給用以驅動上述像素之驅動信號之配線。
    [3] 如請求項2之固體攝像元件，其中在配設有供給用以驅動上述像素之驅動信號之配線的上述導體層上，進而配設有輔助性地供給驅動上述像素所需之電力之配線。
    [4] 如請求項1之固體攝像元件，其更包括形成有用以驅動上述像素之邏輯電路之信號處理基板；且上述固體攝像元件係積層包含上述半導體基板及上述配線層之感測器基板、與上述信號處理基板而構成。
    [5] 如請求項1之固體攝像元件，其中以特定數量之光電轉換元件共用按照上述驅動信號進行驅動之驅動元件之共用單位，將上述像素配置於上述半導體基板。
    [6] 如請求項5之固體攝像元件，其中上述光電轉換元件之配置係將縱向上2個且橫向上2個之4個設為1組，以連續排列複數組而構成之上述共用單位配置於上述半導體基板。
    [7] 如請求項5之固體攝像元件，其中上述光電轉換元件之配置係以縱向上2個且橫向上2個之4個所構成之上述共用單位配置於上述半導體基板，且與相鄰之其他上述共用單位之間共用傳輸由上述光電轉換元件產生之電荷之驅動元件之電極。
    [8] 如請求項5之固體攝像元件，其中上述光電轉換元件之配置係以縱向上1個且橫向上4個之4個、或上述光電轉換元件之配置係以縱向上1個且橫向上2個之2個所構成之上述共用單位配置於上述半導體基板。
    [9] 如請求項1之固體攝像元件，其中上述配線層中除了2層之上述導體層以外，亦形成有設為與外部不連接之導體層。
    [10] 如請求項1之固體攝像元件，其為如下構造：對朝向與相對於上述半導體基板而積層上述配線層之正面為相反側之背面照射入射至上述像素之光。
    [11] 一種電子機器，其包含固體攝像元件，該固體攝像元件包括：半導體基板，其配置有包含光電轉換元件之複數個像素；及配線層，其係相對於上述半導體基板而積層，且將配設有複數根配線之複數層之導體層嵌入至絕緣膜而構成；且上述配線層中，與上述像素連接之配線係由2層之上述導體層形成。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101710021B1|2017-02-24|촬상소자 및 촬상장치
    US20200177832A1|2020-06-04|Solid-state imaging device and electronic apparatus
    US10483313B2|2019-11-19|Solid-state image sensor and electronic device
    JP5564874B2|2014-08-06|固体撮像装置、及び電子機器
    JP2011114324A|2011-06-09|固体撮像装置及び電子機器
    US9006855B2|2015-04-14|Solid-state image pickup element and electronic device
    JP6123866B2|2017-05-10|固体撮像装置、及び電子機器
    JP2014011253A|2014-01-20|固体撮像装置および電子機器
    JP5842903B2|2016-01-13|固体撮像装置、及び電子機器
    同族专利:
    公开号 | 公开日
    JP2013084744A|2013-05-09|
    DE202012013557U1|2017-10-26|
    US20160079296A1|2016-03-17|
    US9397133B2|2016-07-19|
    US20160276391A1|2016-09-22|
    EP3410488B1|2020-03-11|
    US20140239433A1|2014-08-28|
    CN106169492A|2016-11-30|
    US10483313B2|2019-11-19|
    CN103858235B|2016-08-24|
    WO2013051451A1|2013-04-11|
    KR20140097113A|2014-08-06|
    TWI560859B|2016-12-01|
    US9978799B2|2018-05-22|
    EP2765608A1|2014-08-13|
    US9224778B2|2015-12-29|
    CN103858235A|2014-06-11|
    EP3410488A1|2018-12-05|
    US20180261643A1|2018-09-13|
    EP2765608A4|2016-02-10|
    CN106169492B|2020-02-18|
    KR102060843B1|2019-12-30|
    EP2765608B1|2018-07-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TW421962B|1997-09-29|2001-02-11|Canon Kk|Image sensing device using mos type image sensing elements|
    JP3877860B2|1998-03-11|2007-02-07|松下電器産業株式会社|固体撮像素子付半導体装置及び該半導体装置の製造方法|
    JP2001332714A|2000-05-22|2001-11-30|Canon Inc|固体撮像装置|
    US7301571B2|2003-01-17|2007-11-27|Fujifilm Corporation|Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information|
    JP2004296453A|2003-02-06|2004-10-21|Sharp Corp|固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法|
    JP4742523B2|2004-06-14|2011-08-10|ソニー株式会社|固体撮像素子及びその駆動方法|
    CN100470815C|2004-09-09|2009-03-18|松下电器产业株式会社|固态图像传感器|
    JP2007228460A|2006-02-27|2007-09-06|Mitsumasa Koyanagi|集積センサを搭載した積層型半導体装置|
    JP4350768B2|2007-04-16|2009-10-21|キヤノン株式会社|光電変換装置及び撮像装置|
    JP4378394B2|2007-05-31|2009-12-02|シャープ株式会社|半導体装置およびそれを備えた光学装置用モジュール|
    US8264673B2|2007-07-03|2012-09-11|Hamamatsu Photonics K.K.|Back-illuminated distance measuring sensor and distance measuring device|
    US8212328B2|2007-12-05|2012-07-03|Intellectual Ventures Ii Llc|Backside illuminated image sensor|
    KR101463609B1|2008-02-15|2014-11-21|삼성전자 주식회사|이미지 센서 및 그 제조 방법|
    KR101038889B1|2008-11-05|2011-06-02|주식회사 동부하이텍|이미지 센서 및 그 제조 방법|
    JP5029624B2|2009-01-15|2012-09-19|ソニー株式会社|固体撮像装置及び電子機器|
    JP5476745B2|2009-03-05|2014-04-23|ソニー株式会社|固体撮像装置とその製造方法、及び電子機器|
    JP2010273095A|2009-05-21|2010-12-02|Renesas Electronics Corp|撮像装置|
    JP5471174B2|2009-08-28|2014-04-16|ソニー株式会社|固体撮像装置とその製造方法、及び電子機器|
    JP5482025B2|2009-08-28|2014-04-23|ソニー株式会社|固体撮像装置とその製造方法、及び電子機器|
    KR20110055980A|2009-11-20|2011-05-26|주식회사 하이닉스반도체|리버스 이미지 센서 모듈 및 이의 제조 방법|
    JP2011114324A|2009-11-30|2011-06-09|Sony Corp|固体撮像装置及び電子機器|
    KR101411800B1|2009-12-26|2014-06-24|캐논 가부시끼가이샤|고체 촬상 장치 및 촬상 시스템|
    JP5688540B2|2010-02-26|2015-03-25|パナソニックＩｐマネジメント株式会社|固体撮像装置およびカメラ|
    JP2011204797A|2010-03-24|2011-10-13|Sony Corp|固体撮像装置とその製造方法、及び電子機器|
    JP5601001B2|2010-03-31|2014-10-08|ソニー株式会社|固体撮像素子および駆動方法、並びに電子機器|
    JP2013084744A|2011-10-07|2013-05-09|Sony Corp|固体撮像素子および電子機器|JP2013084744A|2011-10-07|2013-05-09|Sony Corp|固体撮像素子および電子機器|
    JP2015012303A|2013-06-26|2015-01-19|ソニー株式会社|固体撮像装置および電子機器|
    CN105474627B|2013-08-12|2019-06-04|株式会社尼康|电子设备|
    KR20150051755A|2013-11-05|2015-05-13|삼성디스플레이 주식회사|액정 렌즈 패널 및 그 제조 방법|
    CN104465687B|2014-12-09|2018-01-05|上海集成电路研发中心有限公司|一种cmos图像传感器像素单元阵列|
    TWI696278B|2015-03-31|2020-06-11|日商新力股份有限公司|影像感測器、攝像裝置及電子機器|
    EP3582491B1|2017-10-30|2021-08-25|Sony Semiconductor Solutions Corporation|Solid-state image pickup element|
    KR20190135182A|2018-05-28|2019-12-06|에스케이하이닉스 주식회사|공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011223325A|JP2013084744A|2011-10-07|2011-10-07|固体撮像素子および電子機器|
    [返回顶部]